Browse Source

merge last changes from amc mini repo

T. Meissner 4 years ago
parent
commit
46f1b9295b
4 changed files with 143 additions and 35 deletions
  1. 21
    21
      aes/rtl/vhdl/aes_pkg.vhd
  2. 107
    1
      aes/sim/vhdl/tb_aes.vhd
  3. 14
    12
      cbcmac_des/rtl/vhdl/cbcmac_des.vhd
  4. 1
    1
      des/rtl/verilog/des.v

+ 21
- 21
aes/rtl/vhdl/aes_pkg.vhd View File

@@ -52,24 +52,24 @@ package aes_pkg is
52 52
     (x"70", x"3e", x"b5", x"66", x"48", x"03", x"f6", x"0e", x"61", x"35", x"57", x"b9", x"86", x"c1", x"1d", x"9e"), -- D
53 53
     (x"e1", x"f8", x"98", x"11", x"69", x"d9", x"8e", x"94", x"9b", x"1e", x"87", x"e9", x"ce", x"55", x"28", x"df"), -- E
54 54
     (x"8c", x"a1", x"89", x"0d", x"bf", x"e6", x"42", x"68", x"41", x"99", x"2d", x"0f", x"b0", x"54", x"bb", x"16")); -- F
55
- 
55
+
56 56
   constant c_sbox_invers : t_stable2d := (
57 57
     -- 0     1      2      3      4      5      6      7      8      9      A      B      C      D      E      F
58 58
     (x"52", x"09", x"6a", x"d5", x"30", x"36", x"a5", x"38", x"bf", x"40", x"a3", x"9e", x"81", x"f3", x"d7", x"fb"), -- 0
59
-    (x"7c", x"e3", x"39", x"82", x"9b", x"2f", x"ff", x"87", x"34", x"8e", x"43", x"44", x"c4", x"de", x"e9", x"cb"), -- 1 
60
-    (x"54", x"7b", x"94", x"32", x"a6", x"c2", x"23", x"3d", x"ee", x"4c", x"95", x"0b", x"42", x"fa", x"c3", x"4e"), -- 2 
61
-    (x"08", x"2e", x"a1", x"66", x"28", x"d9", x"24", x"b2", x"76", x"5b", x"a2", x"49", x"6d", x"8b", x"d1", x"25"), -- 3 
62
-    (x"72", x"f8", x"f6", x"64", x"86", x"68", x"98", x"16", x"d4", x"a4", x"5c", x"cc", x"5d", x"65", x"b6", x"92"), -- 4 
63
-    (x"6c", x"70", x"48", x"50", x"fd", x"ed", x"b9", x"da", x"5e", x"15", x"46", x"57", x"a7", x"8d", x"9d", x"84"), -- 5 
64
-    (x"90", x"d8", x"ab", x"00", x"8c", x"bc", x"d3", x"0a", x"f7", x"e4", x"58", x"05", x"b8", x"b3", x"45", x"06"), -- 6 
65
-    (x"d0", x"2c", x"1e", x"8f", x"ca", x"3f", x"0f", x"02", x"c1", x"af", x"bd", x"03", x"01", x"13", x"8a", x"6b"), -- 7 
66
-    (x"3a", x"91", x"11", x"41", x"4f", x"67", x"dc", x"ea", x"97", x"f2", x"cf", x"ce", x"f0", x"b4", x"e6", x"73"), -- 8 
67
-    (x"96", x"ac", x"74", x"22", x"e7", x"ad", x"35", x"85", x"e2", x"f9", x"37", x"e8", x"1c", x"75", x"df", x"6e"), -- 9 
68
-    (x"47", x"f1", x"1a", x"71", x"1d", x"29", x"c5", x"89", x"6f", x"b7", x"62", x"0e", x"aa", x"18", x"be", x"1b"), -- A 
69
-    (x"fc", x"56", x"3e", x"4b", x"c6", x"d2", x"79", x"20", x"9a", x"db", x"c0", x"fe", x"78", x"cd", x"5a", x"f4"), -- B 
70
-    (x"1f", x"dd", x"a8", x"33", x"88", x"07", x"c7", x"31", x"b1", x"12", x"10", x"59", x"27", x"80", x"ec", x"5f"), -- C 
71
-    (x"60", x"51", x"7f", x"a9", x"19", x"b5", x"4a", x"0d", x"2d", x"e5", x"7a", x"9f", x"93", x"c9", x"9c", x"ef"), -- D 
72
-    (x"a0", x"e0", x"3b", x"4d", x"ae", x"2a", x"f5", x"b0", x"c8", x"eb", x"bb", x"3c", x"83", x"53", x"99", x"61"), -- E 
59
+    (x"7c", x"e3", x"39", x"82", x"9b", x"2f", x"ff", x"87", x"34", x"8e", x"43", x"44", x"c4", x"de", x"e9", x"cb"), -- 1
60
+    (x"54", x"7b", x"94", x"32", x"a6", x"c2", x"23", x"3d", x"ee", x"4c", x"95", x"0b", x"42", x"fa", x"c3", x"4e"), -- 2
61
+    (x"08", x"2e", x"a1", x"66", x"28", x"d9", x"24", x"b2", x"76", x"5b", x"a2", x"49", x"6d", x"8b", x"d1", x"25"), -- 3
62
+    (x"72", x"f8", x"f6", x"64", x"86", x"68", x"98", x"16", x"d4", x"a4", x"5c", x"cc", x"5d", x"65", x"b6", x"92"), -- 4
63
+    (x"6c", x"70", x"48", x"50", x"fd", x"ed", x"b9", x"da", x"5e", x"15", x"46", x"57", x"a7", x"8d", x"9d", x"84"), -- 5
64
+    (x"90", x"d8", x"ab", x"00", x"8c", x"bc", x"d3", x"0a", x"f7", x"e4", x"58", x"05", x"b8", x"b3", x"45", x"06"), -- 6
65
+    (x"d0", x"2c", x"1e", x"8f", x"ca", x"3f", x"0f", x"02", x"c1", x"af", x"bd", x"03", x"01", x"13", x"8a", x"6b"), -- 7
66
+    (x"3a", x"91", x"11", x"41", x"4f", x"67", x"dc", x"ea", x"97", x"f2", x"cf", x"ce", x"f0", x"b4", x"e6", x"73"), -- 8
67
+    (x"96", x"ac", x"74", x"22", x"e7", x"ad", x"35", x"85", x"e2", x"f9", x"37", x"e8", x"1c", x"75", x"df", x"6e"), -- 9
68
+    (x"47", x"f1", x"1a", x"71", x"1d", x"29", x"c5", x"89", x"6f", x"b7", x"62", x"0e", x"aa", x"18", x"be", x"1b"), -- A
69
+    (x"fc", x"56", x"3e", x"4b", x"c6", x"d2", x"79", x"20", x"9a", x"db", x"c0", x"fe", x"78", x"cd", x"5a", x"f4"), -- B
70
+    (x"1f", x"dd", x"a8", x"33", x"88", x"07", x"c7", x"31", x"b1", x"12", x"10", x"59", x"27", x"80", x"ec", x"5f"), -- C
71
+    (x"60", x"51", x"7f", x"a9", x"19", x"b5", x"4a", x"0d", x"2d", x"e5", x"7a", x"9f", x"93", x"c9", x"9c", x"ef"), -- D
72
+    (x"a0", x"e0", x"3b", x"4d", x"ae", x"2a", x"f5", x"b0", x"c8", x"eb", x"bb", x"3c", x"83", x"53", x"99", x"61"), -- E
73 73
     (x"17", x"2b", x"04", x"7e", x"ba", x"77", x"d6", x"26", x"e1", x"69", x"14", x"63", x"55", x"21", x"0c", x"7d"));-- F
74 74
 
75 75
 
@@ -78,14 +78,14 @@ package aes_pkg is
78 78
 
79 79
   function shiftrow    (input : t_datatable2d) return t_datatable2d;
80 80
   function invshiftrow (input : t_datatable2d) return t_datatable2d;
81
-  
81
+
82 82
   function mixcolumns (input : t_datatable2d; column : natural) return t_datatable2d;
83 83
 
84 84
   function sortdata (input : std_logic_vector(127 downto 0)) return t_datatable2d;
85 85
 
86 86
   function gmul (a : std_logic_vector(7 downto 0); b : std_logic_vector(7 downto 0)) return std_logic_vector;
87 87
 
88
-  function addroundkey (data : in std_logic_vector(127 downto 0), key )
88
+  --function addroundkey (data : in std_logic_vector(127 downto 0), key )
89 89
 
90 90
 
91 91
 end package aes_pkg;
@@ -186,10 +186,10 @@ package body aes_pkg is
186 186
     variable v_data : t_datatable2d;
187 187
   begin
188 188
     for index in 0 to 3 loop
189
-      v_data(index)(0) := gmul(x"02",input(index)(0)) xor gmul(x"03",input(index)(1)) xor input(index)(2) xor input(index)(3); 
190
-      v_data(index)(1) := input(index)(0) xor gmul(x"02",input(index)(1)) xor gmul(x"03",input(index)(2))  xor input(index)(3); 
191
-      v_data(index)(2) := input(index)(0) xor input(index)(1) xor gmul(x"02",input(index)(2))  xor gmul(x"03",input(index)(3)); 
192
-      v_data(index)(3) := gmul(x"03", input(index)(0)) xor input(index)(1) xor input(index)(2) xor gmul(x"02",input(index)(3)); 
189
+      v_data(index)(0) := gmul(x"02",input(index)(0)) xor gmul(x"03",input(index)(1)) xor input(index)(2) xor input(index)(3);
190
+      v_data(index)(1) := input(index)(0) xor gmul(x"02",input(index)(1)) xor gmul(x"03",input(index)(2))  xor input(index)(3);
191
+      v_data(index)(2) := input(index)(0) xor input(index)(1) xor gmul(x"02",input(index)(2))  xor gmul(x"03",input(index)(3));
192
+      v_data(index)(3) := gmul(x"03", input(index)(0)) xor input(index)(1) xor input(index)(2) xor gmul(x"02",input(index)(3));
193 193
     end loop;
194 194
     return v_data;
195 195
   end function mixcolumns;

+ 107
- 1
aes/sim/vhdl/tb_aes.vhd View File

@@ -24,6 +24,8 @@ library ieee;
24 24
 use ieee.std_logic_1164.all;
25 25
 use ieee.numeric_std.all;
26 26
 
27
+use work.aes_pkg.all;
28
+
27 29
 
28 30
 
29 31
 entity tb_aes is
@@ -57,6 +59,93 @@ architecture rtl of tb_aes is
57 59
     );
58 60
   end component aes;
59 61
 
62
+  type t_byte_array is array (natural range <>) of std_logic_vector(7 downto 0);
63
+
64
+  constant C_LTABLE : t_byte_array := (
65
+    x"00", x"ff", x"c8", x"08", x"91", x"10", x"d0", x"36",
66
+    x"5a", x"3e", x"d8", x"43", x"99", x"77", x"fe", x"18",
67
+    x"23", x"20", x"07", x"70", x"a1", x"6c", x"0c", x"7f",
68
+    x"62", x"8b", x"40", x"46", x"c7", x"4b", x"e0", x"0e",
69
+    x"eb", x"16", x"e8", x"ad", x"cf", x"cd", x"39", x"53",
70
+    x"6a", x"27", x"35", x"93", x"d4", x"4e", x"48", x"c3",
71
+    x"2b", x"79", x"54", x"28", x"09", x"78", x"0f", x"21",
72
+    x"90", x"87", x"14", x"2a", x"a9", x"9c", x"d6", x"74",
73
+    x"b4", x"7c", x"de", x"ed", x"b1", x"86", x"76", x"a4",
74
+    x"98", x"e2", x"96", x"8f", x"02", x"32", x"1c", x"c1",
75
+    x"33", x"ee", x"ef", x"81", x"fd", x"30", x"5c", x"13",
76
+    x"9d", x"29", x"17", x"c4", x"11", x"44", x"8c", x"80",
77
+    x"f3", x"73", x"42", x"1e", x"1d", x"b5", x"f0", x"12",
78
+    x"d1", x"5b", x"41", x"a2", x"d7", x"2c", x"e9", x"d5",
79
+    x"59", x"cb", x"50", x"a8", x"dc", x"fc", x"f2", x"56",
80
+    x"72", x"a6", x"65", x"2f", x"9f", x"9b", x"3d", x"ba",
81
+    x"7d", x"c2", x"45", x"82", x"a7", x"57", x"b6", x"a3",
82
+    x"7a", x"75", x"4f", x"ae", x"3f", x"37", x"6d", x"47",
83
+    x"61", x"be", x"ab", x"d3", x"5f", x"b0", x"58", x"af",
84
+    x"ca", x"5e", x"fa", x"85", x"e4", x"4d", x"8a", x"05",
85
+    x"fb", x"60", x"b7", x"7b", x"b8", x"26", x"4a", x"67",
86
+    x"c6", x"1a", x"f8", x"69", x"25", x"b3", x"db", x"bd",
87
+    x"66", x"dd", x"f1", x"d2", x"df", x"03", x"8d", x"34",
88
+    x"d9", x"92", x"0d", x"63", x"55", x"aa", x"49", x"ec",
89
+    x"bc", x"95", x"3c", x"84", x"0b", x"f5", x"e6", x"e7",
90
+    x"e5", x"ac", x"7e", x"6e", x"b9", x"f9", x"da", x"8e",
91
+    x"9a", x"c9", x"24", x"e1", x"0a", x"15", x"6b", x"3a",
92
+    x"a0", x"51", x"f4", x"ea", x"b2", x"97", x"9e", x"5d",
93
+    x"22", x"88", x"94", x"ce", x"19", x"01", x"71", x"4c",
94
+    x"a5", x"e3", x"c5", x"31", x"bb", x"cc", x"1f", x"2d",
95
+    x"3b", x"52", x"6f", x"f6", x"2e", x"89", x"f7", x"c0",
96
+    x"68", x"1b", x"64", x"04", x"06", x"bf", x"83", x"38");
97
+
98
+  constant C_ATABLE : t_byte_array := (
99
+    x"01", x"e5", x"4c", x"b5", x"fb", x"9f", x"fc", x"12",
100
+    x"03", x"34", x"d4", x"c4", x"16", x"ba", x"1f", x"36",
101
+    x"05", x"5c", x"67", x"57", x"3a", x"d5", x"21", x"5a",
102
+    x"0f", x"e4", x"a9", x"f9", x"4e", x"64", x"63", x"ee",
103
+    x"11", x"37", x"e0", x"10", x"d2", x"ac", x"a5", x"29",
104
+    x"33", x"59", x"3b", x"30", x"6d", x"ef", x"f4", x"7b",
105
+    x"55", x"eb", x"4d", x"50", x"b7", x"2a", x"07", x"8d",
106
+    x"ff", x"26", x"d7", x"f0", x"c2", x"7e", x"09", x"8c",
107
+    x"1a", x"6a", x"62", x"0b", x"5d", x"82", x"1b", x"8f",
108
+    x"2e", x"be", x"a6", x"1d", x"e7", x"9d", x"2d", x"8a",
109
+    x"72", x"d9", x"f1", x"27", x"32", x"bc", x"77", x"85",
110
+    x"96", x"70", x"08", x"69", x"56", x"df", x"99", x"94",
111
+    x"a1", x"90", x"18", x"bb", x"fa", x"7a", x"b0", x"a7",
112
+    x"f8", x"ab", x"28", x"d6", x"15", x"8e", x"cb", x"f2",
113
+    x"13", x"e6", x"78", x"61", x"3f", x"89", x"46", x"0d",
114
+    x"35", x"31", x"88", x"a3", x"41", x"80", x"ca", x"17",
115
+    x"5f", x"53", x"83", x"fe", x"c3", x"9b", x"45", x"39",
116
+    x"e1", x"f5", x"9e", x"19", x"5e", x"b6", x"cf", x"4b",
117
+    x"38", x"04", x"b9", x"2b", x"e2", x"c1", x"4a", x"dd",
118
+    x"48", x"0c", x"d0", x"7d", x"3d", x"58", x"de", x"7c",
119
+    x"d8", x"14", x"6b", x"87", x"47", x"e8", x"79", x"84",
120
+    x"73", x"3c", x"bd", x"92", x"c9", x"23", x"8b", x"97",
121
+    x"95", x"44", x"dc", x"ad", x"40", x"65", x"86", x"a2",
122
+    x"a4", x"cc", x"7f", x"ec", x"c0", x"af", x"91", x"fd",
123
+    x"f7", x"4f", x"81", x"2f", x"5b", x"ea", x"a8", x"1c",
124
+    x"02", x"d1", x"98", x"71", x"ed", x"25", x"e3", x"24",
125
+    x"06", x"68", x"b3", x"93", x"2c", x"6f", x"3e", x"6c",
126
+    x"0a", x"b8", x"ce", x"ae", x"74", x"b1", x"42", x"b4",
127
+    x"1e", x"d3", x"49", x"e9", x"9c", x"c8", x"c6", x"c7",
128
+    x"22", x"6e", x"db", x"20", x"bf", x"43", x"51", x"52",
129
+    x"66", x"b2", x"76", x"60", x"da", x"c5", x"f3", x"f6",
130
+    x"aa", x"cd", x"9a", x"a0", x"75", x"54", x"0e", x"01");
131
+
132
+
133
+  function gmul_a(a : std_logic_vector(7 downto 0); b : std_logic_vector(7 downto 0)) return std_logic_vector is
134
+    variable v_s : unsigned(7 downto 0) := x"00";
135
+  begin
136
+    v_s := unsigned(C_LTABLE(to_integer(unsigned(a)))) + unsigned(C_LTABLE(to_integer(unsigned(b))));
137
+    v_s := unsigned(C_ATABLE(to_integer(v_s)));
138
+    if (a = x"00" or b = x"00") then
139
+      return x"00";
140
+    else
141
+      return std_logic_vector(v_s);
142
+    end if;
143
+  end function gmul_a;
144
+
145
+  signal s_a : std_logic_vector(7 downto 0);
146
+  signal s_b : std_logic_vector(7 downto 0);
147
+  signal s_i : std_logic_vector(7 downto 0);
148
+  signal s_j : std_logic_vector(7 downto 0);
60 149
 
61 150
 begin
62 151
 
@@ -72,10 +161,27 @@ begin
72 161
     mode_i   => s_mode,
73 162
     key_i    => s_key,
74 163
     data_i   => s_datain,
75
-    valid_i  => s_validin,               
164
+    valid_i  => s_validin,
76 165
     data_o   => s_dataout,
77 166
     valid_o  => s_validout
78 167
   );
79 168
 
80 169
 
170
+  -- check gmul function
171
+  gmulcheckP : process is
172
+    variable v_a : std_logic_vector(7 downto 0) := x"00";
173
+    variable v_b : std_logic_vector(7 downto 0) := x"00";
174
+  begin
175
+    for i in 0 to 255 loop
176
+      for j in 0 to 255 loop
177
+        s_i <= std_logic_vector(to_unsigned(i, 8));
178
+        s_j <= std_logic_vector(to_unsigned(j, 8));
179
+        wait until rising_edge(s_clk);
180
+        s_a <= gmul(s_i, s_j);
181
+        s_b <= gmul_a(s_i, s_j);
182
+      end loop;
183
+    end loop;
184
+  end process gmulcheckP;
185
+
186
+
81 187
 end architecture rtl;

+ 14
- 12
cbcmac_des/rtl/vhdl/cbcmac_des.vhd View File

@@ -24,6 +24,7 @@ library ieee;
24 24
   use work.des_pkg.all;
25 25
 
26 26
 
27
+
27 28
 entity cbcmac_des is
28 29
   port (
29 30
     reset_i     : in  std_logic;                  -- low active async reset
@@ -32,14 +33,15 @@ entity cbcmac_des is
32 33
     key_i       : in  std_logic_vector(0 to 63);  -- key input
33 34
     data_i      : in  std_logic_vector(0 to 63);  -- data input
34 35
     valid_i     : in  std_logic;                  -- input key/data valid flag
35
-    accept_o    : out std_logic;
36
+    accept_o    : out std_logic;                  -- input accept
36 37
     data_o      : out std_logic_vector(0 tO 63);  -- data output
37 38
     valid_o     : out std_logic;                  -- output data valid flag
38
-    accept_i    : in  std_logic
39
+    accept_i    : in  std_logic                   -- output accept
39 40
   );
40 41
 end entity cbcmac_des;
41 42
 
42 43
 
44
+
43 45
 architecture rtl of cbcmac_des is
44 46
 
45 47
 
@@ -49,11 +51,11 @@ architecture rtl of cbcmac_des is
49 51
     );
50 52
     port (
51 53
       reset_i     : in  std_logic;
52
-      clk_i       : IN  std_logic;
53
-      mode_i      : IN  std_logic;
54
-      key_i       : IN  std_logic_vector(0 to 63);
55
-      data_i      : IN  std_logic_vector(0 to 63);
56
-      valid_i     : IN  std_logic;
54
+      clk_i       : in  std_logic;
55
+      mode_i      : in  std_logic;
56
+      key_i       : in  std_logic_vector(0 to 63);
57
+      data_i      : in  std_logic_vector(0 to 63);
58
+      valid_i     : in  std_logic;
57 59
       accept_o    : out std_logic;
58 60
       data_o      : out std_logic_vector(0 to 63);
59 61
       valid_o     : out std_logic;
@@ -76,12 +78,12 @@ architecture rtl of cbcmac_des is
76 78
 begin
77 79
 
78 80
 
79
-  s_des_datain <= C_IV xor data_i            when start_i = '1' else
80
-                  s_des_dataout_d xor data_i when start_i = '0';
81
+  s_des_datain <= C_IV xor data_i when start_i = '1' else
82
+                  s_des_dataout_d xor data_i;
81 83
 
82
-  data_o       <= s_des_dataout;
84
+  data_o <= s_des_dataout;
83 85
 
84
-  s_des_key    <= key_i when start_i = '1' else s_key;
86
+  s_des_key <= key_i when start_i = '1' else s_key;
85 87
 
86 88
   accept_o <= s_des_accept;
87 89
 
@@ -130,4 +132,4 @@ begin
130 132
     );
131 133
 
132 134
 
133
-end architecture rtl;
135
+end architecture rtl;

+ 1
- 1
des/rtl/verilog/des.v View File

@@ -37,7 +37,7 @@ module des
37 37
   );
38 38
 
39 39
 
40
-`include "../../rtl/verilog/des_pkg.v"
40
+`include "../../../des/rtl/verilog/des_pkg.v"
41 41
 
42 42
 
43 43
   `ifdef PIPE